特許

J-GLOBAL ID：200903002890509507

半導体装置の実装構造

発明者： 田中 慎二
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-171420
公開番号（公開出願番号）：特開平10-022326
出願日： 1996年07月01日
公開日（公表日）： 1998年01月23日
要約：

【要約】 (修正有)【課題】 フィルムキャリアに設けられた導体配線の電気的特性を改善する。【解決手段】 半導体装置10と電気的に接続された導体配線50およびこの導体配線50に接続されたスルーホール31を含むフィルムキャリア30と、スルーホール31に対応した位置に接続パッド24が設けられた基板20が設けられる。フィルムキャリア30と基板20との間に、スルーホール31に対応した位置にスルーホール41を含む表裏両面が平滑な絶縁体40が設けられる。基板の表面の接続パッド24に囲まれた領域には接地パターン21が設られる。

請求項（抜粋）：

半導体装置が搭載されたフィルムキャリアに設けられ、前記半導体装置と電気的に接続された導体配線と、前記半導体装置が搭載されたフィルムキャリアが実装される基板に設けられた接地パターンと、前記導体配線と前記接地パターンとの間に設けられた絶縁体とを含むことを特徴とする半導体装置の実装構造。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/60

FI (2件)：

H01L 21/60 311 R ,  H01L 21/60 311 W