特許

J-GLOBAL ID：200903002914692693

不揮発性半導体記憶装置及びその製造方法

発明者： 小山 健一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平6-260844
公開番号（公開出願番号）：特開平8-125042
出願日： 1994年10月26日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 浮遊ゲートを有するNANDセル構造のフラッシュメモリにおいて、各メモリセルのチャネル電流特性を向上させつつメモリセルアレイの高集積度化を可能とする。【構成】 絶縁基板2上のシリコン膜3をメモリセルのソースドレイン領域となる部分以外の素子間領域を除去して島状シリコン膜3とする。この島状シリコン膜3の側壁部分に、メモリセルに並列の制御MOSトランジスタTを形成する。【効果】 島状シリコン膜の両側壁に制御トランジスタが形成されるので、この制御トランジスタのチャネル幅はシリコン膜の側壁の深さのみで規定され、浮遊ゲートのフオトリゾグラフィーの位置合せずれの影響を受けず、特性が一定になる。島状シリコン膜にメモリセルを形成しているので、素子分離が不要となり、高集積化可能となる。

請求項（抜粋）：

浮遊ゲート電極と制御ゲート電極とが積層されて構成されたメモリセルが複数個直列接続されたNANDセルを有し、このNANDセルがマトリックス状に配列されてメモリアレイが構成された不揮発性半導体記憶装置であって、絶縁基板と、この絶縁基板の一主表面上に選択的に設けられて前記メモリセルのソース及びドレイン領域となる島状の半導体薄膜と、この島状の半導体薄膜の側壁に形成され前記メモリセルに並列接続されたMOS型トランジスタ素子とを含むことを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434