特許
J-GLOBAL ID：200903002925938643
不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
斎藤 栄一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-304957
公開番号（公開出願番号）：特開平10-247656
出願日： 1997年10月20日
公開日（公表日）： 1998年09月14日
要約：
【要約】 (修正有)【課題】 半導体パッケージの製造時の収率向上及び生産性向上と高価な資材の節減とを図ることが可能な不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法を提供することである。【解決手段】 印刷回路基板ユニットが、複数で一列に連続してなる半導体パッケージ用印刷回路基板ストリップが、少なくとも一つ以上の不良印刷回路基板ユニットに含まれる場合、前記不良印刷回路基板ユニット上のシンギュレーションラインとベンディング防止用スロットとの間の領域又はシンギュレーションラインに、周縁部が位置するカッティング孔を穿設し、更に予め用意した前記カッティング孔の形態及び大きさと一致する正常印刷回路基板ユニットを前記カッティング孔に挿支させる。
請求項（抜粋）：
樹脂基板と、前記樹脂基板の上下両面のうち少なくとも上面に形成されている多数の導電性トレースと、前記樹脂基板の上面の多数の導電性トレースの一端により限定される中央部の半導体チップ実装領域とを有する印刷回路基板ユニットの複数が一列に連続してなる印刷回路基板ストリップのユニットをそれぞれ検査する印刷回路基板の検査段階と、前記印刷回路基板の検査段階で“不良”と判定された印刷回路基板ユニットが存在する場合、半導体パッケージの完成後にシンギュレーション(singulation)されるシンギュレーションライン上又はその外側に位置するカッティングラインに沿って、不良印刷回路基板の切取り部を除去して前記不良ユニットにカッティング孔を穿設する不良印刷回路基板の切取り段階と、及び前記カッティング孔に、この孔と一致する形状及び大きさで予め用意した正常印刷回路基板の切取り部を挿支させる正常印刷回路基板の挿支段階とからなることを特徴とする不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法。
IPC (4件)：
H01L 21/50
, H01L 21/66
, H01L 23/12
, H05K 3/00
H01L 21/50 C
, H01L 21/66 A
, H05K 3/00 X
, H01L 23/12 L
