特許

J-GLOBAL ID：200903002926060692

回路基板

発明者： 谷藤 望 ,  内藤 昭彦 ,  奥村 孝正 ,  野村 徹 ,  宮瀬 善行
出願人/特許権者： 株式会社住友金属エレクトロデバイス ,  日本電装株式会社
代理人 (1件)： 小松 秀岳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-071388
公開番号（公開出願番号）：特開平8-274422
出願日： 1995年03月29日
公開日（公表日）： 1996年10月18日
要約：

【要約】 (修正有)【構成】 W(Mo)を主成分とする配線導体1を内蔵したセラミック基体(A)の表面に、この内部導体と基板のスルーホール部分を通じて接続しているW(Mo)40〜90wt%とIr,Pt,Ti,Crの1又は2以上10〜40wt%含有する厚膜導体層2,2’を配置し、この厚膜導体層に無電解Cuメッキ配線3,3’を形成するとともに、さらに該メッキ層の一部に厚付け電解Cuメッキ層を形成して放熱体4もしくは大電流を印加し得る低抵抗配線構造を有すもの。又、無電解Cuメッキ配線層の少なくとも一部分に厚膜導体を形成したもの。【効果】 多層セラミック基板表層にCuメッキ配線層とCuメッキ法による放電体、低抵抗配線部を備えるので、特性値に優れた放熱性の基板が得られ、厚膜Cu導体や厚膜抵抗も同一基板に形成でき、高放熱および配線抵抗特性に優れ、配線密度に優れた回路基板となる。

請求項（抜粋）：

W又は/およびMoを主成分とする配線導体を内蔵したセラミック基体の表面に、この内部導体と基板のスルーホール部分を通じて接続しているW又は/およびMo40〜90wt%とIr,Pt,Ti,Crの1種又は2種以上を10〜60wt%含有する厚膜導体層を配置し、この厚膜導体層に無電解Cuメッキ配線層を形成するとともに、さらに該メッキ層の一部に厚付け電解Cuメッキ層を形成して放熱体もしくは大電流を印加し得る低抵抗配線構造を有することを特徴とする回路基板。

IPC (4件)：

H05K 1/02 ,  H05K 1/09 ,  H05K 3/24 ,  H05K 3/46

FI (6件)：

H05K 1/02 F ,  H05K 1/09 B ,  H05K 3/24 A ,  H05K 3/46 H ,  H05K 3/46 S ,  H05K 3/46 U