特許
J-GLOBAL ID：200903002945130278
スキヤンセル用フリツプフロツプ回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-231519
公開番号（公開出願番号）：特開平5-075401
出願日： 1991年09月11日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】スキャンアウト用制御信号がオフになった後にスキャンアウト回路および次段に接続されるスキャンセル用FF回路のスキャンイン回路に貫通電流が流れることを防止でき、消費電流を低減し得るスキャンセル用FF回路を提供する。【構成】マスター・スレーブ方式のD型FF回路10と、スキャンイン端子SIとD型FF回路のマスター側のデータ保持回路との間に接続されたスキャンイン回路21と、D型FF回路のスレーブ側のデータ保持回路とスキャンアウト端子SOとの間に接続されたスキャンアウト回路22とを具備するスキャンセル用フリップフロップ回路において、スキャンイン回路の入力段としてスキャンイン用制御信号により制御されるクロックド・インバータ回路23を有し、スキャンアウト回路の出力段としてスキャンアウト用制御信号により制御されるクロックド・インバータ回路25を有することを特徴とする。
請求項（抜粋）：
マスター・スレーブ方式のD型フリップフロップ回路と、スキャンイン端子と上記D型フリップフロップ回路のマスター側のデータ保持回路との間に接続されたスキャンイン回路と、上記D型フリップフロップ回路のスレーブ側のデータ保持回路とスキャンアウト端子との間に接続されたスキャンアウト回路とを具備するスキャンセル用フリップフロップ回路において、前記スキャンイン回路の入力段としてスキャンイン用制御信号により制御されるクロックド・インバータ回路を有し、前記スキャンアウト回路の出力段としてスキャンアウト用制御信号により制御されるクロックド・インバータ回路を有することを特徴とするスキャンセル用フリップフロップ回路。
IPC (2件)：
前のページに戻る
