特許
J-GLOBAL ID：200903002977092335
電流加算型デジタル/アナログ変換器
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-155619
公開番号（公開出願番号）：特開2003-051747
出願日： 2002年05月29日
公開日（公表日）： 2003年02月21日
要約：
【要約】【課題】 消費電流の削減を行うことができる電流加算型デジタル/アナログ変換器を提供する。【解決手段】 所定の電流を出力する複数の電流源1101、及び該複数の電流源1101のうちから所要のものを選択して、デジタル/アナログ変換を行う論理回路1102を有するデジタル/アナログ変換回路部110と、該デジタル/アナログ変換回路部110の出力電流値を決定する基準電圧電位を発生する基準電圧発生回路部120と、上記デジタル/アナログ変換回路部110、及び上記基準電圧発生回路部120の間を介するスイッチ素子130〜132を制御して、導通状態、または非導通状態にする制御回路140とを備えるものとした。
請求項（抜粋）：
所定の電流を出力する複数の電流源、及び該複数の電流源のうちの所要のものを選択する論理回路を有し、デジタル/アナログ変換を行うデジタル/アナログ変換回路部と、上記デジタル/アナログ変換回路部の出力電流値を決定する基準電圧電位を発生する基準電圧発生回路部と、一端が上記基準電圧発生回路部の基準電圧出力端に、他端が上記デジタル/アナログ変換回路部の基準電圧入力端に接続された第1のスイッチ素子と、一端が上記基準電圧電位を上記デジタル/アナログ変換回路内を電流が流れないようにする所定の電位に固定する固定電位に、他端が上記第1のスイッチ素子の一端と上記デジタル/アナログ変換回路部の基準電圧入力端との接続点に接続された第2のスイッチ素子と、一端が上記基準電圧電位を上記デジタル/アナログ変換回路内を電流が流れないようにする所定の電位に固定する固定電位に、他端が上記第1のスイッチ素子の一端と上記基準電圧発生回路部の基準電圧出力端との接続点に接続された第3のスイッチ素子と、上記デジタル/アナログ変換回路部が通常動作時に、上記第1のスイッチ素子を導通状態に、上記第2のスイッチ素子、及び上記第3のスイッチ素子を非導通状態になるよう制御し、上記デジタル/アナログ変換回路部がパワーダウン動作時に、上記第1のスイッチ素子を非導通状態に、上記第2のスイッチ素子、及び上記第3のスイッチ素子を導通状態になるよう制御する制御回路と、を備える、ことを特徴とする電流加算型デジタル/アナログ変換器。
Fターム (6件)：
5J022AB06
, 5J022BA06
, 5J022CB01
, 5J022CB06
, 5J022CF04
, 5J022CF07
