特許

J-GLOBAL ID：200903002978832081

半導体記憶装置およびその製造方法

発明者： 笠岡 竜雄
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-173472
公開番号（公開出願番号）：特開2001-351991
出願日： 2000年06月09日
公開日（公表日）： 2001年12月21日
要約：

【要約】【課題】 Nch領域、Pch領域の分離端あるいはPch領域の分離端の落ち込みを防止して電気特性の優れた信頼性の高い半導体装置とその製造方法を得る。【解決手段】 分離酸化膜2で分離された半導体基板1の素子形成領域に形成され、ゲート電極7および側壁絶縁膜9を含むLDD構造と、このLDD構造の両側に形成されたNch、Pchのソース・ドレイン領域11、13と、素子酸化膜2とソース・ドレイン領域11、13の分離端を覆う絶縁膜14とを備える。

請求項（抜粋）：

素子分離膜で分離された半導体基板の素子形成領域に形成され、ゲート電極および側壁絶縁膜を含むLDD構造と、上記LDD構造の両側に形成されたソース・ドレイン領域と、上記素子分離膜と上記ソース・ドレイン領域の分離端を覆う絶縁膜とを備えたことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 27/10 321 ,  H01L 27/08 321 F

Fターム (17件)：

5F048AC03 ,  5F048BA01 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F083AD10 ,  5F083GA06 ,  5F083GA21 ,  5F083JA53 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR39