特許

J-GLOBAL ID：200903002980731756

バッファ制御方式

発明者： 土居 史忠
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 溝井 章司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-135782
公開番号（公開出願番号）：特開2002-330119
出願日： 2001年05月07日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 異なるフレームパルス周期に対してバッファ素子を変更せず、バッファ回路への入力フレームパルス周期をコントロールすることにより、正常なライト/リード動作を可能とすることで、バッファ回路を同一ハードウエアにて共用化できること。【解決手段】 メモリ部と、リードタイミング管理部と、ライトタイミング管理部とを有するバッファ制御方式において、異なる周期のフレームパルス入力に対して、バッファ回路へのリード/ライトタイミングを管理するためのフレームパルス周期をコントロールし、フレームパルスを生成するフレームパルスコンバータを備えたものである。

請求項（抜粋）：

メモリ部と、リードタイミング管理部と、ライトタイミング管理部とを有するバッファ制御方式において、異なる周期のフレームパルス入力に対して、バッファ回路へのリード/ライトタイミングを管理するためのフレームパルス周期をコントロールし、フレームパルスを生成するフレームパルスコンバータを備えたことを特徴とするバッファ制御方式。

IPC (3件)：

H04L 7/00 ,  H04J 3/06 ,  H04L 13/08

FI (3件)：

H04L 7/00 A ,  H04J 3/06 D ,  H04L 13/08

Fターム (24件)：

5K028AA07 ,  5K028KK01 ,  5K028NN01 ,  5K028NN05 ,  5K028NN22 ,  5K028NN23 ,  5K034AA11 ,  5K034HH17 ,  5K034HH21 ,  5K034HH22 ,  5K034HH32 ,  5K034HH43 ,  5K034PP02 ,  5K034PP07 ,  5K047AA16 ,  5K047CC02 ,  5K047GG44 ,  5K047GG45 ,  5K047GG52 ,  5K047HH01 ,  5K047HH12 ,  5K047HH43 ,  5K047LL06 ,  5K047MM24

引用特許：

出願人引用 (2件)

• 特開平3-254243
  
• 特開平4-157833