特許

J-GLOBAL ID：200903002985031205

半導体装置及びその製造方法及び半導体基板

発明者： 加藤 好治 ,  川本 悟 ,  谷口 文彦 ,  平岡 哲也 ,  高島 晃
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 伊東 忠彦
公報種別：再公表公報
出願番号（国際出願番号）：JP2001002755
公開番号（公開出願番号）：WO2002-082540
出願日： 2001年03月30日
公開日（公表日）： 2002年10月17日
要約：

本発明は複数の半導体チップを同一パッケージ内に配設するMCP(マルチチップパッケージ)構造の半導体装置及びその製造方法及びこれに用いる半導体基板に関し、メモリチップである第1の半導体チップの上にロジックチップである第2の半導体チップを搭載し、第1の半導体チップを構成する第1の機能チップと第2の機能チップとが切断されていないスクライブラインを介して接合された構成とする。また、第1の機能チップと第2の機能チップを同一構成のチップ(32Mbitのメモリ)とし、それぞれが相対的に180度回転した配置とし、これにより性能向上、コスト削減、及び歩留りの向上を図る。

請求項（抜粋）：

第1機能を備えた第1の半導体チップと、第2機能を備えた第2の半導体チップとを、ひとつのパッケージに封止した構成の半導体装置において、 前記第1の半導体チップは、切断されていないスクライブラインを有する半導体装置。

IPC (3件)：

H01L25/065 ,  H01L25/07 ,  H01L25/18

FI (1件)：

H01L25/08 Z