特許

J-GLOBAL ID：200903002986455246

メモリ装置およびシリアル-パラレル変換メモリ装置

発明者： 小澤 邦彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-185134
公開番号（公開出願番号）：特開2000-082284
出願日： 1999年06月30日
公開日（公表日）： 2000年03月21日
要約：

【要約】【課題】書き込みアクセストランジスタを介したリークを防止できるシリアル-パラレル変換メモリを提供する。【解決手段】書き込みが行われるメモリセルCEL10の書き込みアクセストランジスタMW10の基板sub10の電位を0Vに保持してしきい値電圧をVthに保持させ、書き込みが行われないメモリセルCEL11〜CEL1nの書き込みアクセストランジスタMW11〜MW1nの基板sub11〜sub1nの電位を-Vbbに下げて、書き込みが行われないメモリセルCEL11〜CEL1nの書き込みアクセストランジスタMW11〜MW1nのしきい値電圧をVthからVthh>Vthとなる関係を満たす、Vthhに増加させる。

請求項（抜粋）：

電界効果トランジスタからなる電荷蓄積トランジスタと、書き込みアクセストランジスタと、読み出しアクセストランジスタと、書き込みモード時に、書き込みデータに応じて所定の電位に保持される書き込みビット線と、書き込みモード時に、上記書き込みアクセストランジスタを導通状態に保持させることが可能な電位に保持される書き込みワード線と、読み出しモード時に、所定の電位にプリチャージされる読み出しビット線と、読み出しモード時に、上記読み出しアクセストランジスタを導通状態に保持させることが可能な電位に保持される読み出しワード線とを有し、上記書き込みアクセストランジスタが、上記電荷蓄積トランジスタのゲートと上記書き込みビット線間に接続され、ゲートが上記書き込みワード線に接続され、上記読み出しアクセストランジスタが、上記電荷蓄積トランジスタのドレインと上記読み出しビット線間に接続され、ゲートが上記読み出しワード線に接続されたメモリセルと、書き込みモード時に、少なくとも書き込み起動信号に応答して、あらかじめ設定された期間、上記書き込みワード線の電位を、上記書き込みアクセストランジスタを導通状態に保持させることが可能な電位に保持させるとともに、当該書き込みアクセストランジスタのしきい値電圧を通常のしきい値電圧に保持させ、上記設定期間が経過すると、書き込みワード線の電位を、上記書き込みアクセストランジスタを非導通状態に保持させることが可能な電位に保持させるとともに、当該書き込みアクセストランジスタのしきい値電圧を通常のしきい値電圧より高くなるように制御する制御回路とを有するメモリ装置。