特許
J-GLOBAL ID：200903002992887468

固体撮像装置の製造方法

発明者：
越智 元隆

越智 元隆 について

, 
内田 幹也

内田 幹也 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 小笠原 史朗
公報種別：公開公報
出願番号（国際出願番号）：特願2006-022175
公開番号（公開出願番号）：特開2007-207828
出願日： 2006年01月31日
公開日（公表日）： 2007年08月16日
要約：
【課題】半導体装置、特にMOS型固体撮像装置のSTI段差を低くすることによって、誤作動及び画像欠陥を抑制する。【解決手段】シリコン窒化膜が堆積された後であってシリコントレンチが形成された半導体基板上に、STI埋め込み酸化膜を堆積するステップと、堆積してシリコントレンチからはみ出したSTI埋め込み酸化膜を、CMPによって除去するステップと、CMPによって除去されてできた表面の内、最も高い部分を除いた部分をレジストで被うステップと、STI埋め込み酸化膜の上面がほぼ同じ高さになるように、レジスト及びシリコン窒化膜をハードマスクとして用いてエッチングを行うステップとを備える。【選択図】図1F
請求項（抜粋）：
STI構造の素子分離を用いる半導体装置の製造方法であって シリコン窒化膜が堆積された後にシリコントレンチが形成された半導体基板上に、STI埋め込み酸化膜を堆積するステップと、 堆積して前記シリコントレンチからはみ出した前記STI埋め込み酸化膜を、CMPによって除去するステップと、 前記CMPによって除去されてできた表面の内、最も高い部分を除いた部分をレジストで被うステップと、 前記STI埋め込み酸化膜の上面がほぼ同じ高さになるように、前記レジスト及び前記シリコン窒化膜をハードマスクとして用いてエッチングを行うステップとを備えることを特徴とする、半導体装置の製造方法。
IPC (2件)：
H01L 21/76 ,  H01L 27/146
FI (2件)：
H01L21/76 L ,  H01L27/14 A
Fターム (14件)：
4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118EA01 ,  4M118EA16 ,  4M118FA06 ,  4M118FA27 ,  4M118FA28 ,  5F032AA35 ,  5F032AA44 ,  5F032CA15 ,  5F032CA17 ,  5F032DA24 ,  5F032DA33
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM