特許

J-GLOBAL ID：200903003020917851

コンピュータ・メモリ・システム

発明者： トマス・アール・ホッチキス ,  ジェイムス・ビー・ウィリアムズ ,  ジョン・エル・ウッド
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-094368
公開番号（公開出願番号）：特開平7-281988
出願日： 1995年03月28日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】 容易に拡張できるメモリ・システムを提供する。【構成】 マスター・メモリ制御装置がメモリ・トランザクション要求を受け取り、受け取った順に、要求をマスター・キューに記憶する。メモリ装置はメモリ・セグメントにまとめられ、スレーブ制御装置が各セグメントに対して設けられている。マスター制御装置はトランザクション・バスを介してスレーブ制御装置に接続される。各スレーブ制御装置はスレーブ・キューを持ち、トランザクション要求をマスター・キューと同じ順番で記憶する。トランザクション要求は、先入れ先出し方式で、スレーブ制御装置により処理される。キューの先頭にあるトランザクションに対するメモリ・セグメントを担当するスレーブ制御装置が、トランザクションの処理が完了するまで専ら各種のデータ、制御バスおよび信号を制御する。トランザクションの処理が完了すると、全てのキューが進められる。

請求項（抜粋）：

A. メモリ・セグメントにまとめられた複数のメモリ装置と、B. 要求を出すシステムから順序付けられた一連のメモリ・トランザクション要求を受け、上記メモリ装置との間でデータを転送するマスター・メモリ制御装置と、C. 各メモリ・セグメントに対して設けられ、上記マスター・メモリ制御装置に接続されたスレーブ・メモリ制御装置であって、1)上記一連のトランザクション要求をそれぞれのスレーブ・トランザクション・キューに記憶し、2)上記トランザクション要求を、トランザクションの型およびトランザクション・アドレスについて解読し、3)上記トランザクション要求が順序内の最も早く受け取られた要求であるときに、上記トランザクション・アドレスを持つメモリ装置にアクセスし、上記マスター・メモリ制御装置と上記メモリ装置との間でデータを転送し、メモリ・トランザクションを完了させ、4)いずれかのスレーブ・メモリ制御装置がメモリ・トランザクションを完了させる度に、上記スレーブ・トランザクション・キューを進める、ようにしたスレーブ・メモリ制御装置と、を備える、コンピュータ・メモリ・システム。