特許
J-GLOBAL ID：200903003025468206
回路合成方法及び回路合成装置並びに消費電力評価方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-260765
公開番号（公開出願番号）：特開平7-113848
出願日： 1993年10月19日
公開日（公表日）： 1995年05月02日
要約：
【要約】【目的】 低消費電力を目的とした順序回路のコード割り当てを行なう方法を提供する。【構成】 順序回路の回路合成方法において、与えられた検査系列によって各状態間の遷移が発生する回数を求める第1の処理100と、第1の処理100で求められた回数と、各状態間の遷移が発生するときの各状態に割り当てられたコードの変化する量から求められる順序回路の消費電力尺度を最小にするコードを各状態に割り当てる第2の処理110とを備えた回路合成方法である。
請求項（抜粋）：
与えられた検査系列によって順序回路の各状態間の状態遷移が発生する回数と、各状態に割り当てられたコードの変化するビット数との関数を用いることを特徴とする順序回路のコード割り当ての消費電力評価方法。
IPC (2件)：
前のページに戻る
