特許

J-GLOBAL ID：200903003038946816

半導体装置及びその製造方法

発明者： 藤沢 哲也 ,  佐藤 光孝 ,  河西 純一 ,  米田 義之 ,  辻 和人
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-306205
公開番号（公開出願番号）：特開平7-161746
出願日： 1993年12月07日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 本発明はベアチップの電極パッド上に外部端子となるバンプが設けられる半導体装置に関し、個々のベアチップの信頼性の向上及び歩留りの向上を図ることを目的とする。【構成】 ベアチップ12の電極パッド12a上に金バンプ13が形成され、該金バンプ13上に半田バンプ14が形成される。そして、ベアチップ12の背面12b及び半田バンプ14を表出させて封止部15が形成され、該半田バンプ14が該封止部15より突出した状態となるように構成する。

請求項（抜粋）：

電極パッド(12a)が所定数形成されたベアチップ(12)と、該電極パッド(12a)上に形成されるバンプ(13,13a,14,14a,14b)と、少なくとも該バンプ(13,13a,14,14a,14b)の所定部分を表出させて該ベアチップ(12)を封止する封止部(15,15a,15b)と、を有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/56 ,  H01L 21/60 311 ,  H01L 21/321 ,  H01L 23/28

FI (2件)：

H01L 21/92 F ,  H01L 21/92 B