特許
J-GLOBAL ID：200903003044650090
ダイナミックROMデータ読み出し回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326664
公開番号（公開出願番号）：特開平7-182900
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】縦積みNchトランジスタをROMセルとするダイナミックROMで、最低動作保証周波数で決まるダイナミックROMデータ保持の測定時間短縮を大規模なテスト回路を用いずに可能とする。【構成】テストモード切り替え信号Tをハイレベルにすることにより、ROMセル8〜15のゲートを全てハイレベル固定にし、ROMディスチャージ信号DRはローレベルで、アドレス信号A3を切り替え、Pchトランジスタ28でROMデータ保持容量29を充電した後、Pchトランジスタ28をオフにして保持容量電位VC1のハイレベルを読み出す。次にROMディスチャージ信号DRをハイレベルにしNchトランジスタ24,25をオンにして保持容量29の電荷を放電し、保持容量電位VC1のローレベルを読み出す。
請求項（抜粋）：
縦積みNchトランジスタをROMセルとするダイナミックROMを含む半導体集積回路において、前記ROMセルのゲートを全てハイレベルにする制御手段と、ダイナミックROMのデータ保持容量に電荷をプリチャージするPchトランジスタがオフの期間に、前記ダイナミックROMのデータ保持容量の電荷をディスチャージするNchトランジスタをオフからオンにする切り替え手段とを備えることを特徴とするダイナミックROMデータ読み出し回路。
IPC (2件)：
G11C 29/00 303
, G11C 17/00
