特許

J-GLOBAL ID：200903003061784386

半導体集積回路のスキャン試験方法

発明者： 中村 恭太郎
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-266364
公開番号（公開出願番号）：特開平10-111346
出願日： 1996年10月07日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】 半導体集積回路の動作が正常か否かを、フリップフロップ(FF)のラッチデータから容易に判定する。【解決手段】 半導体集積回路を動作させて内蔵する複数のFF1にデータをラッチさせた後、試験モード接続に切替える。試験モード接続では、例えばFFが複数段接続されたスキャンパス101 〜10m と、それと対をなすスキャンパス111 〜11m とが構成される。対の一方のスキャンパス111 〜11m に他方のスキャンパス101 〜10m のラッチデータの期待値を書込んで、これらをシフト動作させると、排他的論理和回路121 〜12m により、ラッチデータと期待値の比較が順次行われ、論理和回路13が、半導体集積回路の動作が正常か否かを示すデータを順次出力する。ラッチデータと期待値とが一致している限り、論理和回路13からは“0”が出力される。

請求項（抜粋）：

通常モードでは本来の接続で動作して与えられたデータをそれぞれラッチする複数のフリップフロップを有する半導体集積回路に対し、各フリップフロップの本来のラッチ状態に対応する期待値を用いて動作が正常か否かを試験する半導体集積回路のスキャン試験方法において、前記複数のフリップフロップは、制御信号に基づき、フリップフロップが多段直列に接続された所定数の第1のスキャンパスと、該各第1のスキャンパスと対をなすと共に該各第1のスキャンパスと同数段のフリップフロップが直列に接続された所定数の第2のスキャンパスとを形成する構成とし、前記半導体集積回路には、前記対をなす第1のスキャンパス及び第2のスキャンパスの最終段のフリップフロップの出力データ同士を比較する所定数の比較手段と、該各比較手段の出力する比較結果の論理を求める論理手段とを設けておき、前記半導体集積回路を通常モードで動作させて前記複数のフリップフロップにデータをラッチさせた後、前記制御信号に基づき前記第2のスキャンパスを形成し、該第2のスキャンパスにシフト動作を行わせて前記第1のスキャンパス中のフリップフロップの前記期待値を書込む第1の書込み処理と、前記第1の書込み処理の後、前記制御信号によって前記第1のスキャンパスと前記第2のスキャンパスを形成すると共に該第1のスキャンパスと第2のスキャンパスとにシフト動作をさせ、該第1のスキャンパスと該第2のスキャンパスの最終段のフリップフロップから順次出力される前記出力データ同士を前記比較手段で順次比較し、該比較結果に対して前記論理手段で論理を順次求め、該論理から前記半導体集積回路の動作が正常であるか否かを判定する第1の判定処理とを行い、前記半導体集積回路を通常モードで動作させて前記複数のフリップフロップにデータをラッチさせた後、前記制御信号に基づき前記第1のスキャンパスを形成し、該第1のスキャンパスにシフト動作を行わせて前記第2のスキャンパスのフリップフロップの前記期待値をそれぞれ書込む第2の書込み処理と、前記第2の書込み処理の後、前記制御信号によって前記第1のスキャンパスと前記第2のスキャンパスを形成すると共に該第1のスキャンパスと第2のスキャンパスとにシフト動作をさせ、該第1のスキャンパスと該第2のスキャンパスの最終段のフリップフロップから順次出力される前記出力データ同士を前記各比較手段で順次それぞれ比較し、該比較結果に対して前記論理手段で論理を順次求め、該論理から前記半導体集積回路の動作が正常であるか否かを判定する第2の判定処理とを行うことを特徴とする半導体集積回路のスキャン試験方法。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 360

FI (2件)：

G01R 31/28 G ,  G06F 11/22 360 P