特許
J-GLOBAL ID：200903003094055452
ドライバーモノリシック駆動素子
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-349408
公開番号（公開出願番号）：特開平6-202156
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 インバータ回路として使用する場合にそのON/OFF比を向上でき、高信頼性の論理・駆動回路の設計が可能になり、大型、高精細のアクティブマトリクス型液晶表示装置等の表示装置に好適なドライバーモノリシック駆動素子を実現する。【構成】 絶縁性基板1上に、ゲート電極12、ゲート絶縁膜13、半導体層14、n+型半導体素子層16、ソース電極17及びドレイン電極18、チャネル保護膜19をこの順に積層し、チャネル保護膜19上であってゲート電極12の上方に相当する部分に第4電極15を設ける。第4電極15は論理・駆動回路の外部に引き出されてマイナス電源に接続され、マイナス電源より所定のマイナス電圧が印加される。これにより、ドライバーモノリシック駆動素子21の素子特性が改善され、インバータ回路を構成した場合にそのON/OFF比を向上できる。
請求項（抜粋）：
走査線、信号線、絵素電極およびスイッチング素子が形成されたアクティブマトリクス基板と対向電極が形成された対向基板とを貼り合わせ、両基板間に表示媒体としての液晶が封入されたアクティブマトリクス型液晶表示装置等の表示装置の周辺部に設けられる論理・駆動回路を構成するドライバーモノリシック駆動素子において、該アクティブマトリクス基板上に設けられたゲート電極と、ゲート絶縁膜を介して該ゲート電極に重畳された半導体層と、該半導体層に重畳して設けられたチャネル保護膜と、該チャネル保護膜に重畳された状態で、かつ相互に離隔した状態で設けられたソース電極およびドレイン電極と、該ソース電極と該ドレイン電極との離隔部分に該チャネル保護膜に重畳して設けられた第4電極とを備え、該第4電極をマイナス電源に接続したドライバーモノリシック駆動素子。
IPC (2件)：
G02F 1/136 500
, H01L 29/784
