特許
J-GLOBAL ID：200903003097064045
バス比較型多重系処理装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人第一国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2007-254799
公開番号（公開出願番号）：特開2009-086939
出願日： 2007年09月28日
公開日（公表日）： 2009年04月23日
要約：
【課題】外部から任意のタイミングで割込み信号が入力されても、常に各系CPU動作の同期合わせが可能な、高い安全性を実現する手段としてのバス比較機能を有する多重系処理装置を提供する。【解決手段】本発明の多重系処理装置は、2系のCPU1及び2とタイミング補正装置3、バス同期装置4、バス比較装置5、入出力装置6から成る。A系CPU1とB系CPU2上では同じプログラムが動作し、各系のCPUがバスにアクセスするごとにバス同期装置4が同期をとり、バス比較装置5がアドレス、データ、制御信号といったバス信号を比較した結果、2つの系の間で不一致となった信号があった場合、バス比較装置5は入出力装置6を停止し、制御対象7を安全な状態へ遷移させ、通信やタイマーといった機能の実現に伴う外部割込み信号8はタイミング補正装置3によって各系のCPUに分配される。【選択図】図1
請求項１：
高安全な制御を実現するバス比較型多重系処理装置において、同一の処理を行なう複数のCPUと、前記CPU間の同期を取るバス同期装置と、前記各CPUの処理内容を比較するバス比較装置と、制御対象を制御するための信号を入出力する入出力装置と、外部割込み信号のタイミング補正を行なうタイミング補正装置と、から構成され、任意のタイミングで前記外部割込み信号を入力しても前記CPU間の同期、バス比較が可能であることを特徴とするバス比較型多重系処理装置。
IPC (3件)：
G06F 11/18
, G06F 13/36
, G05B 9/03
G06F11/18 310F
, G06F13/36 320A
, G05B9/03
5B034AA02
, 5B034CC01
, 5B034CC05
, 5B034DD06
, 5B061GG01
, 5B061GG11
, 5B061QQ01
, 5H209AA09
, 5H209DD11
, 5H209SS01
, 5H209SS04
, 5H209SS07
出願人引用 (5件)
全件表示
審査官引用 (3件)
前のページに戻る
