特許
J-GLOBAL ID：200903003097706004

半導体集積回路装置とその製造方法

発明者：
橋本 広司

橋本 広司 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-266074
公開番号（公開出願番号）：特開2001-094076
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 ロジック半導体装置と不揮発性半導体装置とを混載した半導体集積回路において、ロジック半導体装置中の拡散領域に、自己整合工程によりシリサイド層を、不揮発性半導体装置の拡散領域にはシリサイド層が形成されないように、形成する。【解決手段】 不揮発性半導体装置をONO構造の不揮発性半導体装置とし、ONO構造の不揮発性半導体装置の蓄積ゲート構造を、ワード線に対して交叉する方向に、連続して延在するように形成する。
請求項（抜粋）：
第1および第2の領域を画成された基板と、前記基板上の前記第1の領域に形成されたロジック半導体装置と、前記基板上の前記第2の領域に形成された不揮発性半導体装置とよりなる半導体集積回路装置において、前記ロジック半導体装置は、前記第1の領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第1の領域中、前記ゲート電極の両側に形成された一対の拡散領域と、前記一対の拡散領域の表面にそれぞれ形成されたシリサイド層とよりなり、前記不揮発性半導体装置は、前記第2の領域を第1の方向に延在する蓄積ゲート構造と、前記第2の領域を、前記第1の方向とは異なる第2の方向に、前記蓄積ゲート構造との交差部において前記蓄積ゲート構造を覆うように互いに平行に延在する複数のワード線と、前記第2の領域中を、前記ゲート構造の両側縁部に沿って延在する第1および第2の拡散領域とよりなり、前記蓄積ゲート構造は、前記交差部において前記基板表面上に形成された第1の酸化膜と、前記第1の酸化膜上に形成された窒化膜と、前記窒化膜上に形成された第2の酸化膜とを含み、一のワード線とこれに隣接するワード線との間において、前記第2の領域を連続して覆うことを特徴とする半導体集積回路装置。
IPC (5件)：
H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (23件)：
5F001AA13 ,  5F001AB02 ,  5F001AD12 ,  5F001AD70 ,  5F001AG10 ,  5F001AG12 ,  5F083EP22 ,  5F083EP43 ,  5F083ER04 ,  5F083ER22 ,  5F083JA04 ,  5F083JA35 ,  5F083LA12 ,  5F083LA16 ,  5F083PR03 ,  5F083PR12 ,  5F083PR36 ,  5F101BA45 ,  5F101BB02 ,  5F101BD02 ,  5F101BD30 ,  5F101BH09 ,  5F101BH14
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM