特許
J-GLOBAL ID：200903003123128081
メモリ・コントローラ、及びデータ処理システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-290408
公開番号（公開出願番号）：特開平5-134923
出願日： 1991年10月11日
公開日（公表日）： 1993年06月01日
要約：
【要約】【目的】システム・メモリとして複数のメモリ・モジュールがどのような状態でユーザにより実装或は増設されても、常に最適な実装状態で実装或は増設された場合と同等のアドレス範囲でインタリーブ・アクセスできるようにする。【構成】インタリーブ可能な複数のバンクにメモリ・ユニットが振り分けて設けられている場合に、全てのバンク内のメモリ・ユニットを、前記バンクの数に相当する異なる種類の所定の順序で並べて成る複数のメモリ・マップを形成し、前記CPUアドレスを含む所定の範囲のアドレス領域が前記複数のメモリ・マップ内の夫々において何れのメモリ・ユニットに属するかを検出し、検出された各メモリ・ユニットが互いにインタリーブ可能なバンクに属するか否かを検出する機能を持たせる。
請求項（抜粋）：
インタリーブ可能な複数のバンクの少なくとも一部に1つ或は複数のメモリ・ユニットが振り分けて配置されている場合に、CPUあるいはDMAコントローラ側から送られてくるアドレスに基づいて前記メモリ・ユニット内の記憶位置を指定するための物理アドレス信号を発生するためのメモリ・コントローラであって、各バンク内のメモリ・ユニットを、前記バンクの数に相当する異なる種類の所定の順序で並べて成る複数のメモリ・マップを形成し、前記CPU等側からのアドレスを含む所定の範囲のアドレス領域が前記複数のメモリ・マップ内の夫々において何れのメモリ・ユニットに属するかを検出し、検出された各メモリ・ユニットが互いにインタリーブ可能なバンクに属しているか否かに応じて、前記バンクに対してインタリーブ・アクセス或は非インタリーブ・アクセスに従う態様で前記物理アドレス信号を発生する、メモリ・コントローラ。
引用特許：
前のページに戻る
