特許
J-GLOBAL ID：200903003126211796
薄膜トランジスタマトリクス
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-281178
公開番号（公開出願番号）：特開平6-132530
出願日： 1992年10月20日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 薄膜トランジスタマトリクスを構成する薄膜トランジスタのパターン構造に関し、パターンの重ね合わせ精度を向上することを目的とする。【構成】 ゲート電極2と、ゲート電極2の上部にゲート電極2に沿って形成されるチャネル領域4と、チャネル領域4を挟んで設けられるドレイン領域6D及びソース領域6Sとを有してマトリクス状に配置された薄膜トランジスタ、前記ゲート電極2が接続されるゲートバスライン12、前記ドレイン領域6Dが接続されるドレインバスライン11、前記ソース領域6Sに接続する画素電極8を備え、該薄膜トランジスタのゲート電極2が少なくとも直角に交叉する2方向に沿って延在し、ゲート電極2の上部にゲート電極2に沿って形成されるチャネル領域4の少なくとも該直角に交叉する2方向に沿って延在する部分のそれぞれを挟んでドレイン領域6Dおよびソース領域6Sが設けられてなるように構成する。
請求項（抜粋）：
ゲート電極と、該ゲート電極の上部に該ゲート電極に沿って形成されるチャネル領域と、該チャネル領域を挟んで設けられるドレイン領域及びソース領域とを有してマトリクス状に配置された薄膜トランジスタ、該薄膜トランジスタのゲート電極が接続されるゲートバスライン、該薄膜トランジスタのドレイン領域が接続されるドレインバスライン、該薄膜トランジスタのソース領域に接続する画素電極を備え、該薄膜トランジスタのゲート電極が少なくとも直角に交叉する2方向に沿って延在し、該ゲート電極の上部に該ゲート電極に沿って形成されるチャネル領域の少なくとも該直角に交叉する2方向に沿って延在する部分のそれぞれを挟んでドレイン領域およびソース領域が設けられてなることを特徴とする薄膜トランジスタマトリクス。
IPC (2件)：
H01L 29/784
, G02F 1/136 500
H01L 29/78 311 A
, H01L 29/78 311 G
