特許
J-GLOBAL ID：200903003135285751
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-295900
公開番号（公開出願番号）：特開平5-136160
出願日： 1991年11月12日
公開日（公表日）： 1993年06月01日
要約：
【要約】【目的】 アルミ配線の容易な半導体装置を得る。【構成】 p型シリコン基板1上に形成されたn+ 型エピタキシャル層2及びn型エピタキシャル層3と、n型エピタキシャル層3上に形成されたp+ 型シリコンゲルマニウム層4と、このp+ 型シリコンゲルマニウム層4上に形成されたp型エピタキシャル層13と、n型エピタキシャル層3上に形成されたn型エピタキシャル層14と、p型エピタキシャル層13とn型エピタキシャル層14上に夫々形成されたn型エピタキシャル層5,15と、n型エピタキシャル層5,15の表面に夫々形成されたn+型の高濃度の不純物領域7,8と、n型エピタキシャル層5を貫通してp型エピタキシャル層13上に形成されたp+ 型の高濃度の不純物領域9と、これ等の各不純物領域に形成された電極10,11,12とで構成される。【効果】 ウエハの表面が平坦化され、アルミニウム配線の形成が容易となり、生産効率及び歩留り等が向上される。
請求項（抜粋）：
半導体基板上に形成された第1導電型の第1のエピタキシャル層と、該第1のエピタキシャル層上に形成された第2導電型の混晶層と、該第2導電型の混晶層上に形成された第2導電型の第2のエピタキシャル層と、上記第1のエピタキシャル層上に形成された第1導電型の第3のエピタキシャル層と、上記第2のエピタキシャル層及び上記第3のエピタキシャル層上に夫々形成された第1導電型の第4及び第5のエピタキシャル層と、該第4及び第5のエピタキシャル層の表面に夫々形成された第1導電型の高濃度の第1及び第2の不純物領域と、上記第4のエピタキシャル層を貫通して上記第2のエピタキシャル層上に形成された第2導電型の高濃度の第3の不純物領域と、上記第1の不純物領域、上記第2の不純物領域及び上記第3の不純物領域に夫々接続された第1の電極、第2の電極及び第3の電極とを備え、上記第1の電極及び第3の電極と上記第2の電極が同一の高さに配置されたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/331
, H01L 29/73
, H01L 21/3205
, H01L 21/90
H01L 29/72
, H01L 21/88 N
