特許
J-GLOBAL ID：200903003149933080
A/D変換器
発明者：
出願人/特許権者：
代理人 (1件)：
山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-004136
公開番号（公開出願番号）：特開平8-195678
出願日： 1995年01月13日
公開日（公表日）： 1996年07月30日
要約：
【要約】【目的】 高いスループットを有し、かつ、低電源電圧動作が可能なA/D変換器を提供する。【構成】 入力アナログ信号をサンプルホールドするサンプルホールド回路31と、このサンプルホールド回路の出力と所定レベルの参照信号とを比較してその大小関係に応じた2値の判定出力信号を出力する比較器32と、サンプルホールド回路31の出力から所定レベルの参照信号を減算したアナログ信号を出力する減算器33とによって構成されるセル11を、2N 個の直列に接続するとともに、前段のセルの確定した信号出力が、次段のセルによって処理されるように制御し、各セルが出力する判定出力信号を基に、Nビットのデジタルコードが算出されるようにする。
請求項（抜粋）：
入力アナログ信号をサンプルホールドするサンプルホールド回路と、このサンプルホールド回路の出力と所定レベルの参照信号とを比較してその大小関係に応じた2値の判定出力信号を出力する比較器と、前記サンプルホールド回路の出力から前記所定レベルの参照信号を減算したアナログ信号を出力する減算器とを備えた2N -1個のセルを、減算器が出力するアナログ信号が、他のセル内のサンプルホールド回路に入力されるように直列に接続することによって構成された判定出力信号生成部と、この判定出力信号生成部を構成する各セルを、前段のセル内の減算器が減算を終えたアナログ信号に対する処理が次段のセル内で行われるように、各セル内のサンプルホールド回路と比較器と減算器とを同期的に制御する判定出力信号生成部制御手段と、この判定出力信号生成部制御手段による制御によって、前記判定出力信号生成部を構成する前記2N -1個のセルが、それぞれ、出力する判定出力信号を基に、初段のセルに入力されたアナログ信号の大きさに応じたNビットのデジタル信号を出力するデジタル信号出力手段とを具備することを特徴とするA/D変換器。
IPC (2件)：
前のページに戻る
