特許

J-GLOBAL ID：200903003154625415

半導体装置

発明者： 佐藤 克之 ,  大森 秀雄 ,  篠田 孝司
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-355245
公開番号（公開出願番号）：特開平5-174599
出願日： 1991年12月20日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 複数の出力バッファが動作状態とされることによる電源ノイズの大きさならびに電源ノイズによる動作特性の変化を定量的にかつ効率良く評価・解析しうる手段を実現し、多ビット構成とされるデュアルポートメモリ等の信頼性を高める。【構成】 デュアルポートメモリ等のベンダテストの一環として、試験選択信号R0〜R7によって動作状態とされる出力バッファROB0〜ROB7を選択的に指定しかつこれらの出力バッファから出力される出力信号の論理レベルを例えばアドレス入力端子A3を介して選択的に設定しうるテストモードを設ける。これにより、特別な評価用治具を用意することなく、RAMポート及びSAMポートに設けられる複数の出力バッファを選択的に動作状態とし、その出力信号の論理レベルを選択的に設定することができる。

請求項（抜粋）：

データ出力に供される複数の外部端子と、上記外部端子に対応して設けられかつ通常の動作モードにおいて同時に動作状態とされ所定のテストモードにおいて所定の試験選択信号に従って選択的に動作状態とされる複数の出力バッファとを具備することを特徴とする半導体装置。

IPC (4件)：

G11C 29/00 303 ,  G11C 11/41 ,  G11C 11/401 ,  H01L 27/10 481

FI (2件)：

G11C 11/34 K ,  G11C 11/34 362 G