特許
J-GLOBAL ID：200903003174985710
DRAMセルの容量測定法
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平3-262054
公開番号（公開出願番号）：特開平5-102264
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 精度良くDRAMセルの容量を測定する。【構成】 テストチップ内に設けたスイッチングトランジスタ50と同一導電型の素子形成領域41内に、実際のDRAMセルと同一構造のkビット分のメモリセルAを形成すると共に、セルプレート63及び素子形成領域41にそれぞれ電極71,72を設ける。そして、2つの電極71,72間に所定電圧を印加してセルプレート63・素子形成領域41間の容量Cを測定し、1ビット当りのキャパシタ容量CsをCs=C/kより求める。
請求項（抜粋）：
ストレージノードとセルプレート間に誘電体膜を介在させたサンドイッチ構造のキャパシタに対し、スイッチングトランジスタを介して電荷の充放電を行うDRAMセルの該キャパシタ容量を測定するDRAMセルの容量測定法において、テストチップ内に設けた前記スイッチングトランジスタと同一導電型の素子形成領域内に、前記DRAMセルと同一構造のkビット分(但し、kは自然数)のメモリセルを、前記ストレージノードを下方向にして形成すると共に、前記セルプレート及び素子形成領域にそれぞれ電極を設け、前記2つの電極間に所定電圧を印加して前記セルプレート・素子形成領域間の容量Cを測定し、1ビット当りのキャパシタ容量CsをCs=C/kより求めることを特徴とするDRAMセルの容量測定法。
IPC (2件)：
前のページに戻る
