特許
J-GLOBAL ID：200903003182692403

半導体装置およびその製造方法

発明者：
米田 豊

米田 豊 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 植本 雅治
公報種別：公開公報
出願番号（国際出願番号）：特願2000-285778
公開番号（公開出願番号）：特開2002-100639
出願日： 2000年09月20日
公開日（公表日）： 2002年04月05日
要約：
【要約】【課題】 信頼性の高いT型ゲート電極を形成可能な半導体装置およびその製造方法を提供する。【解決手段】 半絶縁性GaAs基板1上に、ノンドープGaAsバッファ層2,ノンドープInGaAsチャネル層3,n型AlGaAs電子供給層4,n型GaAsコンタクト層5がエピタキシャル成長により順次に積層されて、半導体基板(1,2,3,4,5)が形成されている。そして、この半導体基板上(より正確にはn型GaAsコンタクト層5)上に、ソース電極6及びドレイン電極7がAuGe/Ni/Au合金で形成され、さらに、絶縁膜(具体的にはSiO2絶縁膜)8が形成されている。ここで、SiO2絶縁膜8に形成される開口部11の開口幅は上部から下部に行くに従って(すなわち、半導体基板に向かうに従って)徐々に狭くなっている。
請求項（抜粋）：
半導体基板上に開口部を有する絶縁膜と該開口部にT型ゲート電極の下部が配設された半導体装置において、前記絶縁膜の開口部の開口幅が半導体基板に向かうに従って徐々に狭くなるように形成されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/338 ,  H01L 29/812
Fターム (14件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS04 ,  5F102GV07 ,  5F102HC16 ,  5F102HC19
引用特許：
審査官引用 (4件)
  • 特開昭63-313869
  • 特開平2-028319
  • 特開昭63-313869
全件表示

前のページに戻る

TOP

BOTTOM