特許

J-GLOBAL ID：200903003187753443

論理シミュレーション結果解析装置

発明者： 和田 恭司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-052847
公開番号（公開出願番号）：特開平10-254914
出願日： 1997年03月07日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 必要な記憶容量を削減し、結果解析までの時間を短縮できる論理シミュレーション結果解析装置を実現する。【解決手段】 解析対象回路110および118への外部入力信号線112の値および記憶素子118の出力のみを保存ポイント114で保存し、この保存値に基づいて指定時刻から解析対象回路の動作を再シミュレートする。保存ポイント114の情報は、シミュレートの各サイクルでなく、所定サイクルごとに保存するようにし、指定された時刻から逆上った最初の保存時刻から再シミュレートを行なうようにしてもよい。

請求項（抜粋）：

解析対象回路の回路接続情報を保存するための回路接続情報保存手段と、外部入力と、前記回路接続情報とに基づいて、前記解析対象回路の動作をシミュレートするためのシミュレート手段と、前記シミュレート手段のシミュレーションの実行に伴って変化する、前記解析対象回路内部の記憶素子の出力と前記解析対象回路への外部入力の値とを、予め定める間隔で、かつシミュレート時間と関連させて記憶するための記憶手段と、前記記憶手段の記憶内容に基づいて、任意の時刻から前記解析対象回路の再シミュレーションを実行する再シミュレート手段とを含む、論理シミュレーション結果解析装置。