特許
J-GLOBAL ID：200903003191143978
バッファメモリ制御装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-160250
公開番号（公開出願番号）：特開平11-073299
出願日： 1998年06月09日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 バッファメモリをあるデータ単位のメモリ領域に分割し、データ単位毎にデータ転送を行うことでデータの損失を防止すると共にオーバフローおよびエンプティーの制御を行う。【解決手段】 バッファメモリ1をあるデータ単位毎のメモリ領域に分割し、データ単位毎にライトおよびリードの制御を行うためのフラグ信号22、23、24を用いデータ判別回路29によりバッファメモリ1のエンプティーを検出し、リード制御を行うことでデータ単位毎にデータ転送を行い、データの損失を防止することが可能となる。また、フラグ信号22、23、24によりオーバフローの制御も可能である。
請求項（抜粋）：
アドレスにより複数のデータ単位であるセル単位のメモリ領域に分割されたバッファメモリと、前記バッファメモリのライトアドレスを出力するライトアドレス生成回路と、前記バッファメモリのリードアドレスを出力するリードアドレス生成回路と、前記ライトアドレスをデコードすることによりセル単位毎のデータのライトが終了する前のライトアドレスを示すフラグ信号を出力する第1のレジスタと、前記フラグ信号により前記バッファメモリ内にセル単位のデータの有無を判別し前記バッファメモリのリード制御を行うデータ判別回路と、前記リードアドレスをデコードすることによりセル単位毎のデータのリード終了を示し、前記フラグ信号のリセットを行うフラグリセット信号を出力する第2のレジスタと、前記フラグ信号によりバッファメモリのオーバーフローの発生を知らせるオーバーフロー発生通知回路とを有し、前記データ判別回路により前記バッファメモリのリード制御を行い、バッファメモリのオーバーフローが発生する前にライトデータの転送中止を知らせ、かつ、セル単位でデータの転送を行いデータの損失を防止することを特徴とするバッファメモリ制御装置。
IPC (4件)：
G06F 5/06 313
, G06F 13/38 310
, H04L 12/28
, H04Q 3/00
G06F 5/06 313
, G06F 13/38 310 C
, H04Q 3/00
, H04L 11/20 D
