ビタビ復号装置

発明者：
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-256207
公開番号（公開出願番号）：特開平10-107651
出願日： 1996年09月27日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】演算精度を犠牲にすることなく、実現可能な回路規模で、ACS演算の処理効率を向上させることにより、ビタビ復号処理の高速化を実現する。【解決手段】パスメトリック記憶装置6は、読み出しと書き込みをACSのステージ毎に交互に切り替えるので、2バンク(パスメトリック記憶回路61,62)構成になっている。各パスメトリック記憶回路を2個の記憶装置A、Bに分割し、パスメトリックをパイプライン処理の順に記憶させる。これにより、複数のACS演算回路を、集積可能な程度の回路規模で並列化する場合でも、ACS演算時にパスメトリック記憶装置6とACS演算装置4との間にデータバッファ等を使うことなく、並列構成のACS演算装置に待ち状態を発生させることなく、連続的にパイプライン処理を実現することが可能となり、処理効率が向上する。

請求項（抜粋）：

畳み込み符号化された受信系列からビタビアルゴリズムに基づいて効率よく最尤復号を行うビタビ復号装置であって、前記受信系列からブランチメトリック(計量)を算出し、正規化するブランチメトリック計算手段と、正規化後の前記ブランチメトリックを記憶するブランチメトリック記憶手段と、ブランチメトリック(計量)とパスメトリック(累積計量)とを加算し、複数パスからの加算結果を相互に比較し、この比較結果に基づいて最も尤度の高いパスを選択するという処理を一括して行うACS演算手段と、該ACS演算手段によって得られたパスメトリックを記憶するパスメトリック記憶手段と、前記ACS演算手段によって得られた選択パス情報を記憶するパスメモリ記憶手段と、該パスメモリ記憶手段の内容をトレースバックすることにより、最尤判定復号する最尤判定手段と、を有するビタビ復号装置において、前記ACS演算手段は、並列して動作する複数のACS演算回路によって構成され、前記ブランチメトリック記憶手段は、前記ACS演算手段の計算に使用するだけのブランチメトリックを前記ACS演算手段によるACS演算前にあらかじめ読み込んでおく一対のブランチメトリック記憶回路と、該一対のブランチメトリック記憶回路の読み出し、書き込みを制御するブランチメトリック制御回路とから構成され、前記パスメトリック記憶手段は、次回のACS演算に利用されるパスメトリックを各状態毎に記憶し、ACS演算処理過程において、パスメトリック読み出し用または書き込み用として交互に切り換えて使用される、第1及び第2のパスメトリック記憶回路と、該第1及び第2のパスメトリック記憶回路から、ACS演算においてアクセスされる順番に、複数状態のパスメトリックを同時に読み出せるように、前記第1及び第2のパスメトリック記憶回路の書き込み及び読み出しを制御する制御手段とから構成され、これによって、前記ブランチメトリック記憶手段および前記パスメトリック記憶手段に対するアクセスネックによる待ち状態を発生させることなく、前記ACS演算手段を連続的パイプライン処理で動作させることを特徴とするビタビ復号装置。

IPC (2件)：

H03M 13/12 , G06F 17/10

FI (2件)：

H03M 13/12 , G06F 15/31 A

引用特許：

審査官引用 (4件)

特開昭60-173930
特開昭60-199240
特開平1-295533

全件表示

前のページに戻る