半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-119447
公開番号（公開出願番号）：特開平5-315549
出願日： 1992年05月13日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】J-FETの相互コンタクタンスを大きくし又NPNトランジスタのエミッタ・コレクタ間耐圧を高くした半導体装置を得る。【構成】P+ 型分離領域5により分離された第1の島領域に底部がN+ 型イオン注入層3に接するP型ゲート領域6及びN+ 型のソース領域8,ドレイン領域9を備えたJ-FETを構成し、第2の島領域のP型ベース領域7及びN+ 型のエミッタ領域10とN+ 型のコレクタコンタクト領域11を備えたNPNトランジスタを構成する。

請求項１：

一導電型半導体基板上に設けられた高不純物濃度の逆導電型埋込層と、前記埋込層を含む表面に設けられた低不純物濃度の逆導電型エピタキシャル層と、前記エピタキシャル層に設けられ第1の島領域と前記埋込層を含む第2の島領域を区画する素子分離領域と、前記第1の島領域の底面部に設けられた高不純物濃度のイオン注入層と、このイオン注入層に接する一導電型のゲート領域とを有する接合型FETと、前記第2の島領域に設けられたバイポーラトランジスタとを有することを特徴とする半導体装置。

引用特許：

審査官引用 (2件)

特開昭59-184559
特開昭52-044577

前のページに戻る