特許
J-GLOBAL ID:200903003213487056

高密度表面実装用半導体パツケージ及び半導体実装基板

発明者:
出願人/特許権者:
代理人 (1件): 青木 朗 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-173828
公開番号(公開出願番号):特開平5-021681
出願日: 1991年07月15日
公開日(公表日): 1993年01月29日
要約:
【要約】【目的】 高密度表面実装用半導体パッケージに関し、半導体パッケージの下で直列配線が可能であり、回路基板上でより高密度実装ができ、且つ同一半導体チップを複数使用するに当たり、正逆2種類のリード曲げの半導体パッケージを必要とせず、1種類の半導体パッケージだけで直列配線が可能な高密度表面実装用半導体パッケージを実現することを目的とする。【構成】 半導体チップ11を封入した半導体パッケージ封止部分14から伸びるリード12がパッケージ封止部分14の平行する2辺にある表面実装用半導体パッケージにおいて、上記2辺のリード12が、該リード12のある辺に対して直角で且つパッケージ封止部分14のの中心O又はその近傍を通る直線を境にして互いに反対方向に片寄って配置されているように構成する。
請求項(抜粋):
半導体チップ(11)を封入した半導体パッケージ封止部分(14)から伸びるリード(12)がパッケージ封止部分(14)の平行する2辺にある表面実装用半導体パッケージにおいて、上記2辺のリード(12)が、該リード(12)のある辺に対して直角で且つパッケージ封止部分(14)の中心(O)又はその近傍を通る直線を境にして互いに反対方向に片寄って配置されていることを特徴とする高密度表面実装用半導体パッケージ。

前のページに戻る