特許
J-GLOBAL ID：200903003221824819
コプロセッサ内蔵パケット型メモリLSI及びパケット型メモリ/コプロセッサバスとそれらの制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-097587
公開番号（公開出願番号）：特開平10-289192
出願日： 1997年04月15日
公開日（公表日）： 1998年10月27日
要約：
【要約】【課題】 従来のパケット型メモリLSIとパケット型メモリバスのバスプロトコル及びバス構成と同等の、簡便なバスプロトコルと単純なバス構成とを使用しながら、チップに内蔵したコプロセッサ部をバスマスタから制御できるようにする。【解決手段】 コプロセッサ内蔵パケット型DRAM1のメモリ部11とコプロセッサ部14は、それぞれ固有のメモリデバイスIDとコプロセッサデバイスIDを付与される。DRAM1は外部入出力端子5を介して、単一のバスマスタを有するパケット型メモリ/コプロセッサバス2に接続される。バス2から受信した要求パケットを制御部12でデコードし、要求パケットがメモリ部11かコプロセッサ部14のデバイスIDを指定した時は、メモリ部11かコプロセッサ部14にアクセスする。バスマスタからコプロセッサ部14に対するアクセスによって、コプロセッサ部14に対する演算開始要求や演算結果要求等を行なう。
請求項（抜粋）：
メモリ部、制御部、インタフェース部及び任意個数のコプロセッサ部から構成され、任意本数の信号端子を有する外部入出力端子によりチップ外部のパケット型メモリ/コプロセッサバスに接続されるコプロセッサ内蔵パケット型メモリLSIであって、前記メモリ部に対してメモリデバイスIDを、任意数の前記コプロセッサのそれぞれに対してコプロセッサデバイスIDをそれぞれ設定して、これらの前記メモリデバイスID及び前記コプロセッサデバイスIDをチップ内に保持し、前記メモリデバイスIDもしくは前記コプロセッサデバイスIDは、前記パケット型メモリ/コプロセッサバスに接続された全ての前記コプロセッサ内蔵パケット型メモリLSI内の任意の前記メモリ部及び任意の前記コプロセッサ部の間で、いずれの前記メモリ部もしくは前記コプロセッサ部を指定するかを一意に識別可能なものであることを特徴とするコプロセッサ内蔵パケット型メモリLSI。
IPC (2件)：
G06F 13/16 510
, G06F 15/163
G06F 13/16 510 A
, G06F 15/16 310 J
