半導体材料上の低誘電率層を保護する方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：坂口博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-117668
公開番号（公開出願番号）：特開2001-351976
出願日： 2001年04月17日
公開日（公表日）： 2001年12月21日
要約：

【要約】【課題】誘電率の不所望な増大による半導体デバイスの不所望な低誘電率,不所望な電流漏洩の増大,および連続処理工程の際の表面スクラッチによる低いデバイス歩留まりを有する主誘電体層の誘電体特性を保護する永久的保護ハードマスクを提供する。【解決手段】保護ハードマスクは、最終製品を製造する際に、バイア開口および/またはラインのような相互接続構造が、低誘電率材料間に形成されるときに特に有効な1層または2層の犠牲的ハードマスクを備える。犠牲的ハードマスク層および永久的ハードマスク層は、プロセス条件が、異なる誘電率の膜を与えるために変化する単一工程で同一前駆物質から形成される。最も好適には、デュアルダマシン構造は、レベル間誘電体の相互接続構造を形成する前に、バルク低誘電率のレベル間誘電体上にそれぞれ形成される3層ハードマスク40,50,60を有する。

請求項（抜粋）：

半導体材料上の低誘電率層を、半導体材料の処理の際に保護する方法であって、半導体材料よりなる基板と、前記基板上に任意のエッチング停止層とを設ける工程と、前記半導体材料上に、バルク低誘電率材料を付着する工程と、前記バルク低誘電率材料上に、低誘電率材料よりなる第1のハードマスク層を付着する工程と、前記第1のハードマスク層上に設けられる犠牲的な第2のハードマスク層を付着する工程と、前記半導体材料,前記ハードマスク層,および前記バルク低誘電率材料を連続処理する工程と、前記第2のハードマスク層を除去し、前記バルク低誘電率材料上の前記第1のハードマスク層を永久に残す工程とを含み、前記第1のハードマスク層の材料が、前記バルク低誘電体材料を保護して、連続処理の際にその誘電率の変化を実質的に防ぐようにする、方法。

IPC (4件)：

H01L 21/768 , H01L 21/28 , H01L 21/316 , H01L 21/3205

FI (5件)：

H01L 21/28 L , H01L 21/316 M , H01L 21/90 V , H01L 21/90 C , H01L 21/88 K

Fターム (62件)：

4M104AA01 , 4M104DD08 , 4M104DD15 , 4M104DD16 , 4M104DD17 , 4M104DD19 , 4M104DD20 , 4M104EE12 , 4M104EE20 , 4M104HH05 , 4M104HH20 , 5F033HH08 , 5F033HH11 , 5F033HH14 , 5F033HH18 , 5F033HH19 , 5F033HH21 , 5F033HH32 , 5F033HH33 , 5F033JJ01 , 5F033JJ08 , 5F033JJ11 , 5F033JJ14 , 5F033JJ18 , 5F033JJ19 , 5F033JJ21 , 5F033JJ32 , 5F033JJ33 , 5F033KK01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033QQ02 , 5F033QQ09 , 5F033QQ10 , 5F033QQ12 , 5F033QQ25 , 5F033QQ28 , 5F033QQ34 , 5F033QQ37 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR11 , 5F033RR23 , 5F033RR25 , 5F033RR26 , 5F033SS15 , 5F033TT04 , 5F033WW02 , 5F033WW09 , 5F033XX24 , 5F033XX28 , 5F033XX34 , 5F058BD02 , 5F058BD04 , 5F058BD07 , 5F058BD10 , 5F058BF25 , 5F058BH12

前のページに戻る