特許

J-GLOBAL ID：200903003259616578

マイクロプロセッサシステム

発明者： 小嶋 伸吾
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-148357
公開番号（公開出願番号）：特開平9-305490
出願日： 1996年05月17日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 小容量命令キャッシュを有するマイクロプロセッサシステムでループを有するプログラムを実行すると、命令キャッシュを用いているにもかかわらず、すべての命令をメインメモリからフェッチしなければならない。つまり、容量性の競合が発生し、命令キャッシュの性能が打消されてしまう。【解決手段】 CPU1と命令キャッシュ2との間にカウンタ5を設ける。CPU1は命令キャッシュ2をアクセスする毎にキャッシュアクセス通知信号S1を発生し、この結果、カウンタ5の値は1ディクリメントされる。また、CPU1はサブルーチンコールまたはマイナス方向への分岐が成立する毎に分岐発生通知信号S2を発生し、この結果、カウンタ5は初期化され、カウンタ5の値がエントリ数、たとえば、4とされる。さらに、カウンタ5の値が0のときには、カウンタ5はキャッシュ機能停止信号S3を命令キャッシュ2に発生して命令キャッシュ2の機能を停止させる。

請求項（抜粋）：

CPU(1)と、該CPU(1)とバス(3、4)によって接続された命令キャッシュ(2)と、該命令キャッシュと前記CPUとの間に該命令キャッシュのリフィル可能なエントリ数を記憶する計数手段(5)とを具備し、前記CPUは前記命令キャッシュをアクセス毎にキャッシュアクセス通知信号(S1)を前記計数手段に送出して該計数手段の値をディクリメントさせ、前記CPUはサブルーチンコールまたはマイナス方向への分岐が成立したときに分岐発生通知信号(S2)を前記計数手段に送出して該計数手段を初期化し,該計数手段の値が0のときに該計数手段はキャッシュ機能停止信号(S3)を前記命令キャッシュに送出して該命令キャッシュの機能を停止させるようにしたマイクロプロセッサシステム。

IPC (2件)：

G06F 12/08 310 ,  G06F 12/08

FI (2件)：

G06F 12/08 310 Z ,  G06F 12/08 Q

引用特許：

審査官引用 (1件)

• 低電力データ処理装置
  公報種別：公開公報   出願番号：特願平5-311750   出願人：株式会社日立製作所