特許

J-GLOBAL ID：200903003285269118

強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法

発明者： ヒンタルマイエル,フランク・エス ,  デーム,クリスティーン ,  ホーンライン,ボルフガング ,  バン・ブスキルク,ピーター・シィ ,  ローダー,ジェフリー・エフ ,  ヘンドリックス,ブライアン・シィ ,  ボーム,トマス・エイチ ,  デスロシャーズ,デブラ・エイ
出願人/特許権者： アドバンスト・テクノロジィ・マテリアルズ・インコーポレイテッド ,  インフィネオン・テクノロギース・アクチェンゲゼルシャフト
代理人 (1件)： 深見 久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平11-505841
公開番号（公開出願番号）：特表2001-521584
出願日： 1998年06月26日
公開日（公表日）： 2001年11月06日
要約：

【要約】強誘電性メモリ装置(10)を製造するため、集積に適当なビスマス含有セラミック薄膜(12)を堆積するための低温CVD法。ビスマス含有膜はトリス(β-ジケトネート)ビスマス前駆物質を用いて形成され得る。非晶質SBTからなる膜をCVDによって形成し、次いでそれをフェロアニールすることにより、高密度FRAMの製造に適当な優れた強誘電性を有するオーリビリアス相組成を有する膜を製造し得る。

請求項（抜粋）：

ビスマスまたはビスマス含有膜を基板上にその前駆物質から堆積させる方法であって、ビスマスβ-ジケトネート前駆物質を気化させて前駆物質気化物を形成することと、前記気化された前駆物質を前記基板と接触させてビスマスまたはビスマス含有膜をその上に堆積させることとを含む、方法。

IPC (5件)：

C23C 16/40 ,  B32B 9/00 ,  C01G 35/00 ,  H01L 21/316 ,  H01L 27/105

FI (5件)：

C23C 16/40 ,  B32B 9/00 A ,  C01G 35/00 C ,  H01L 21/316 X ,  H01L 27/10 444 C

引用特許：

審査官引用 (1件)

• 強誘電体薄膜キャパシタの製造方法
  公報種別：公開公報   出願番号：特願平7-005772   出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション