特許
J-GLOBAL ID：200903003287174785
半導体素子とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-240428
公開番号（公開出願番号）：特開2000-077678
出願日： 1999年08月26日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 低電圧特性を有すると同時に、集積度の面でも優れる半導体素子を提供する。【解決手段】 支持手段のベース層、埋め込み酸化膜及び活性領域を提供する半導体層の積層構造からなるSOI基板の活性領域の上に形成された第1及び第2トランジスタを含む半導体素子において、前記第1及び第2トランジスタは一つの活性領域の上に積層構造で形成され、一つのゲート電極を共有し、前記第2トランジスタのドレイン領域は前記ゲート電極と電気的に連結し、前記第2トランジスタのソース領域は前記活性領域と電気的に連結する構成とする。
請求項（抜粋）：
支持手段のベース層、埋め込み酸化膜及び活性領域を提供する半導体層の積層構造からなるSOI基板の活性領域上に形成された第1及び第2トランジスタを含む半導体素子において、前記第1及び第2トランジスタは一つの活性領域の上に積層構造で形成され、一つのゲート電極を共有し、前記第2トランジスタのドレイン領域は前記ゲート電極と電気的に連結し、前記第2トランジスタのソース領域は前記活性領域と電気的に連結することを特徴とする半導体素子。
IPC (2件)：
FI (2件)：
H01L 29/78 613 Z
, H01L 27/12 L
