特許
J-GLOBAL ID：200903003294669463
液晶用アクティブマトリックス基板検査装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-118679
公開番号（公開出願番号）：特開平5-313132
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：
【要約】 (修正有)【目的】 液晶を封入する前に各画素について検査することを可能とする。【構成】 被試験液晶用アクティブマトリックス基板31に各画素を選択するための行選択シフトレジスタ、列選択シフトレジスタが搭載されている。走査タイミング発生部32から垂直動作クロック、水平動作クロック、垂直起動信号、水平起動信号を与えることによって各画素が順次選択される。選択された画素が正常であればこれと対応した出力が映像入力端子21に表われるが、選択された画素の補助容量15が短絡されていると著しく高いレベルが端子21に現われ、画素の薄膜トランジスタが接続不良であると端子21のレベルが低いものとなる。各画素選択期間の始めと終りとにスイッチ46がオンとされて端子21に接続する部分の寄生容量44や各データ線の寄生容量45に蓄積された電荷が放電されて正しい検査を行うことができる。
請求項（抜粋）：
被試験液晶用アクティブマトリックス基板の各画素を順次選択する走査手段と、上記画素選択と同期してその画素選択周期の初めより遅れてその画素選択周期より短い試験信号を各画素選択周期ごとに発生して上記被試験液晶用アクティブマトリックス基板の補助容量共通接地端子又は映像入力端子の一方に印加する検査信号発生部と、上記被試験液晶用アクティブマトリックス基板の上記映像入力端子又は上記補助容量共通接地端子よりの出力を上記画素選択と同期して取り出し、上記被試験液晶用アクティブマトリックス基板の良、不良を判定できるように処理する処理部と、上記出力が取り出される上記映像入力端子又は上記補助容量共通接地端子と装置の共通電位点との間に設けられ、上記各画素選択期間の初めにオンとされるスイッチと、を具備する液晶用アクティブマトリックス基板検査装置。
IPC (3件)：
G02F 1/133 550
, G02F 1/1343
, G09G 3/36
