特許

J-GLOBAL ID：200903003303578034

信号処理回路

発明者： 高師 輝実 ,  平野 章彦 ,  岩渕 一則 ,  山川 秀之 ,  石田 嘉輝 ,  小菅 稔
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平4-326931
公開番号（公開出願番号）：特開平6-176499
出願日： 1992年12月07日
公開日（公表日）： 1994年06月24日
要約：

【要約】 (修正有)【目的】高速デジタル信号処理用振幅制御AGC/VFOに関し、並列接続したA/Dのサンプル値を使用して、A/Dのサンプリング周波数を低減でき、A/Dの許容動作速度の低減、消費電力低減、回路の簡単化等を図る。【構成】与えられた入力アナログ信号をデジタル信号に変換する複数個のアナログ/デジタル変換手段と、各アナログ/デジタル変換手段により、入力信号を予め定められた時間間隔にてサンプリングするためのサンプリングクロックを生成するクロック生成手段と、サンプリングデータの振幅値を一定にする振幅制御手段とを有して構成される信号処理回路において、各アナログ/デジタル変換手段と、前記クロック生成手段および振幅制御手段は、各アナログ/デジタル変換手段から出力されるサンプリングデータを時分割で、前記クロック生成手段および振幅制御手段に入力せしめる並直列変換手段で接続された構成が考えられる。

請求項（抜粋）：

与えられた入力アナログ信号をデジタル信号に変換する複数個のアナログ/デジタル変換手段と、各アナログ/デジタル変換手段により、入力信号を予め定められた時間間隔にてサンプリングするためのサンプリングクロックを生成するクロック生成手段と、サンプリングデータの振幅値を一定にする振幅制御手段とを有して構成される信号処理回路において、各アナログ/デジタル変換手段と、前記クロック生成手段および振幅制御手段は、各アナログ/デジタル変換手段から出力されるサンプリングデータを時分割で、前記クロック生成手段および振幅制御手段に入力せしめる並直列変換手段で接続されたことを特徴とする信号処理回路。

IPC (4件)：

G11B 20/14 341 ,  H03M 1/12 ,  H03M 1/18 ,  G11B 20/18 102