特許
J-GLOBAL ID:200903003311564026

相変化半導体メモリ装置

発明者:
出願人/特許権者:
代理人 (4件): 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
公報種別:公開公報
出願番号(国際出願番号):特願2006-039662
公開番号(公開出願番号):特開2006-228414
出願日: 2006年02月16日
公開日(公表日): 2006年08月31日
要約:
【課題】リード動作時に漏洩電流を補償することができる相変化メモリ装置を提供することにある。【解決手段】ワードラインとビットラインの交差点に位置する複数個の相変化メモリセルと、リード動作時に設定されたリード電流を前記ビットラインと連結されたセンシングノードに供給するリード電流供給回路と、同一のビットラインに連結された前記メモリセルのうち選択されないメモリセルに流れる漏洩電流量をキャパシタに保持させた後に、リード動作時に前記保持された漏洩電流量による漏洩補償電流を生成して前記センシングノードに印加する漏洩補償回路と、前記漏洩補償電流が印加された前記センシングノードの電圧をセンシング基準電圧と比較して選択されたメモリセルに対するデータリード動作を行うセンスアンプ回路と、を備える。【選択図】図1
請求項(抜粋):
ワードラインとビットラインとの交差点に位置する複数個の相変化メモリセルと、 リード動作時に設定されたリード電流を前記ビットラインと連結されたセンシングノードに供給するリード電流供給回路と、 同一のビットラインに連結された前記メモリセルのうち選択されないメモリセルに流れる漏洩電流量をキャパシタに保持させた後、リード動作時に前記保持された漏洩電流量に応じた漏洩補償電流を生成して前記センシングノードに印加する漏洩補償回路と、 前記漏洩補償電流が印加された前記センシングノードの電圧をセンシング基準電圧と比較して選択されたメモリセルに対するデータリード動作を行うセンスアンプ回路と、 を備えることを特徴とする相変化半導体メモリ装置。
IPC (3件):
G11C 13/00 ,  H01L 27/105 ,  H01L 45/00
FI (3件):
G11C13/00 A ,  H01L27/10 448 ,  H01L45/00 A
Fターム (3件):
5F083FZ10 ,  5F083GA11 ,  5F083JA60

前のページに戻る