特許

J-GLOBAL ID：200903003311688779

半導体装置およびその製造方法

発明者： 橋本 敏己
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-239700
公開番号（公開出願番号）：特開平8-078414
出願日： 1994年09月08日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】 マイクロローディング効果の抑制。【構成】 シリコン基板11上にシリコン酸化膜12を介してアルミニウム膜13を形成し、その上に将来密な配線が形成される領域上に開口を有するフォトレジスト膜14を形成する〔図1(a)〕。フォトレジスト膜14をマスクにアルミニウム膜13にリンをイオン注入する〔図1(b)〕。フォトレジスト膜14を除去した後、配線形成用のフォトレジスト膜16を形成する〔図1(c)〕。フォトレジスト膜16をマスクにアルミニウム膜13をドライ法により加工してアルミニウム配線17を形成する〔図1(d)〕。【効果】 イオン注入された部分(配線の密な領域)のアルミニウム膜はエッチングレートが高くなるから、マイクロローディング効果は抑制される。

請求項（抜粋）：

金属膜の配線を有する半導体装置において、前記金属膜は配線パターンが密な領域では不純物を含有し、配線パターンが粗な領域では不純物を含有していないことを特徴とする半導体装置。

IPC (3件)：

H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/3213

FI (4件)：

H01L 21/88 N ,  H01L 21/302 G ,  H01L 21/302 J ,  H01L 21/88 D