特許

J-GLOBAL ID：200903003320289216

マルチプロセッシングの方法及びシステム

発明者： ハーム・ピー・ホフスティー ,  ラヴィ・ナイル
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-042057
公開番号（公開出願番号）：特開2002-312190
出願日： 2002年02月19日
公開日（公表日）： 2002年10月25日
要約：

【要約】 (修正有)【課題】計算の誤りを検出するために高信頼モード、高信頼性モードで動作するマルチプロセッシングシステムを提供する。【解決手段】第1のプロセッサ、第2のプロセッサ、及び比較ロジックを含み、第1のプロセッサは命令に応答して第1の結果を計算でき、第2のプロセッサは命令に応答して第2の結果を計算でき、比較ロジックはチェックポイントで結果のマッチングをチェックできる。プロセッサの各々はプロセッサの結果の1つを記憶する第1のレジスタを有し、レジスタはシャドウ・レジスタのスタックを有する。プロセッサは、プロセッサの結果の中の現在の結果を、第1のレジスタから最上部シャドウ・レジスタの中へシフトでき、従って、プロセッサの結果の、より早期の結果は、第1の結果と第2の結果とがミスマッチすることを決定する比較ロジックに応答して、シャドウ・レジスタの1つから第1のレジスタへ復元されることができる。

請求項（抜粋）：

マルチプロセッシングの方法であって、(a)第1のプロセッサは、該プロセッサの結果の1つを記憶する第1のレジスタを有し、第1のレジスタは、少なくとも最上部シャドウ・レジスタ及び次のシャドウ・レジスタを含むシャドウ・レジスタの第1のスタックを有し、命令に応答して第1のプロセッサで第1の結果を計算するステップと、(b)第2のプロセッサは、該プロセッサの結果の1つを記憶する第2のレジスタを有し、第2のレジスタは、少なくとも最上部シャドウ・レジスタ及び次のシャドウ・レジスタを含むシャドウ・レジスタの第2のスタックを有し、前記命令に応答して第2のプロセッサで第2の結果を計算するステップと、(c)チェックポイントに応答して、第1のレジスタから第1のレジスタの最上部シャドウ・レジスタへ第1のプロセッサの現在の結果をシフトするステップと、(d)前記チェックポイントに応答して、第2のレジスタから第2のレジスタの最上部シャドウ・レジスタへ第2のプロセッサの現在の結果をシフトするステップと、(e)第1のプロセッサの結果の第1のシーケンスと第2のプロセッサの結果の第2のシーケンスとのマッチングをチェックするステップとを含み、前記第1及び第2のシーケンスの結果は、それぞれステップ(c)及び(d)のシフトされた結果を含むことを特徴とする方法。

Fターム (1件)：

5B034AA02

引用特許：

審査官引用 (3件)

• 特開平1-161538
  
• 特開昭60-221839
  
• 特開昭63-201831