特許

J-GLOBAL ID：200903003334208065

半導体素子およびその製造方法

発明者： 八木原 剛 ,  岡 貞治 ,  三浦 明 ,  小林 信治 ,  藤田 忠重
出願人/特許権者： 株式会社テラテック
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-226720
公開番号（公開出願番号）：特開平9-074103
出願日： 1995年09月04日
公開日（公表日）： 1997年03月18日
要約：

【要約】【課題】 SiGeとSiとの接触を形成する際のGeの偏析を抑制する。【解決手段】 Geが含まれる領域にSnを導入する。

請求項（抜粋）：

Si基板上にSiおよびGeからなる層を結晶成長させる工程を含む半導体素子の製造方法において、少なくともGeが含まれる層にSnを導入することを特徴とする半導体素子の製造方法。

IPC (4件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 21/203 ,  H01L 29/205

FI (3件)：

H01L 29/72 ,  H01L 21/203 M ,  H01L 29/205

引用特許：

審査官引用 (4件)

• 特開昭62-159416
  
• 特開平3-209833
  
• 特開昭62-159416
  
• 特開平3-209833