特許
J-GLOBAL ID：200903003418083950
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 弘男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-289517
公開番号（公開出願番号）：特開平6-224703
出願日： 1992年10月02日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】 前段の駆動回路の駆動能力を大きくしなくても回路動作を高速化でき、消費電力を低減することができ、反転クロック信号が不要な半導体集積回路を提供すること。【構成】 異なる2つの基準電位点の間に、相補的な一対の入力信号群をゲートに受けて所定の論理でオン・オフする相補的な一対のMOSトランジスタ群と、クロック信号によりオン・オフする第1のスイッチングトランジスタと、さらに前記1対のMOSトランジスタ群に接続された1対の交差する第2のスイッチングトランジスタとが設けられる。
請求項（抜粋）：
第1の基準電位点と第2の基準電位点との間に並列に配置された相補対をなす1対のトランジスタ群であって、前記各トランジスタ対がMOSトランジスタ群からなり、各トランジスタ対に対応して相補的な1対の入力信号群をそれぞれの構成トランジスタのゲートに受けると所定の論理に従ってオン・オフする1対のMOSトランジスタ群と、前記第1および第2の基準電位点の間で前記1対の並列MOSトランジスタ群とまたはこれらのトランジスタ群対のそれぞれと直列に接続され、1種類のクロック信号によりオン・オフされる1つまたは2つの第1スイッチングトランジスタと、前記第1および第2の基準電位点の間に配置されると共にそれぞれが前記1対の並列MOSトランジスタ群のそれぞれのトランジスタ対に対して直列に接続された1対の第2のスイッチングトランジスタであって、これらの第2スイッチングトランジスタの前記1対のMOSトランジスタ群側の1対の電極端子を装置の出力端子とし、またこれらの第2のスイッチングトランジスタのそれぞれのゲートを前記1対のMOSトランジスタ群のうちの相補的な対向する側のMOSトランジスタ群に前記1つまたは2つのスイッチングトランジスタを介して、または直接接続し、さらにこれらのスイッチングトランジスタの前記出力側端子と逆側の電極端子を前記第1および第2の基準電位点のいずれかに接続した1対の第2スイッチングトランジスタとを備えたことを特徴とする半導体集積回路。
IPC (3件)：
H03K 3/356
, H03K 3/289
, H03K 19/096
