特許

J-GLOBAL ID：200903003425064635

半導体メモリ装置のデータ入出力回路

発明者： 金 世 ▲ジュン▼ ,  魏 在 慶
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 三枝 英二 (外10名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-141268
公開番号（公開出願番号）：特開2003-030990
出願日： 2002年05月16日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】全てのデータバッファに同一タイミングのクロック信号を出力し高速動作が可能な半導体メモリ装置のデータ入出力回路を提供すること。【解決手段】外部から入力される外部クロック信号に同期させて内部クロック信号を生成し、出力するクロック同期手段、前記内部クロック信号に基づいて駆動クロック信号を生成し、出力するクロック駆動手段、前記駆動クロック信号が伝送されるクロック信号伝送ライン、該クロック信号伝送ライン上の対応するノードにおけるクロック信号を合成して合成クロック信号を出力する複数のクロック合成手段、複数の前記合成クロック信号の各々に従ってデータをバッファする複数のデータバッファ、及びこれら複数のデータバッファから出力されるデータを外部に出力、又は外部からデータを受信する複数のデータパッドを装備する。

請求項（抜粋）：

外部から入力される外部クロック信号に同期させて内部クロック信号を生成し、出力するクロック同期手段、前記内部クロック信号に基づいて駆動クロック信号を生成し、出力するクロック駆動手段、前記駆動クロック信号が伝送されるクロック信号伝送ライン、該クロック信号伝送ライン上の対応するノードにおける前記駆動クロック信号を合成して合成クロック信号を出力する複数のクロック合成手段、複数の前記合成クロック信号の各々に従ってデータをバッファする複数のデータバッファ、及びこれら複数のデータバッファから出力されるデータを外部に出力する、又は外部からデータを受信する複数のデータパッドを備えていることを特徴とする半導体メモリ装置のデータ入出力回路。

IPC (2件)：

G11C 11/417 ,  G11C 11/407

FI (2件)：

G11C 11/34 305 ,  G11C 11/34 354 C

Fターム (9件)：

5B015JJ24 ,  5B015KB82 ,  5M024AA44 ,  5M024BB17 ,  5M024BB34 ,  5M024DD82 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07