特許
J-GLOBAL ID：200903003429787550
論理回路の設計方法及びそれを用いた半導体集積回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-000489
公開番号（公開出願番号）：特開平9-185645
出願日： 1996年01月08日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】本発明の目的はレイアウト結果を考慮したクロック論理生成、並びにクロックレイアウトを行ない、クロックディレイ値を抑えたうえで低クロックスキューを実現することにある。【解決手段】配置済みのフリップフロップに対して、個々のフリップフロップをグループの最小構成単位として認識し、配線によりグループ間を接続した場合にフリップフロップまでのクロック信号のディレイ値増加分が最小となる2グループを選択する処理を繰り返し、クロックバッファ数分のグループを生成する処理を行ない各グループ内にクロックバッファを挿入する。処理対象をクロックバッファに置き換えて同様な処理をクロック論理段数分繰り返す。
請求項（抜粋）：
クロック信号の供給元と供給先との接続関係であるクロック論理と、該クロック論理以外の論理を有する論理回路を設計する方法であって、クロック論理以外の論理を生成する第1のステップと、上記第1のステップにより生成された論理に基づき、各種の回路を配置する第2のステップと、上記第2のステップにより定められたクロック供給先回路の情報に基づき複数のクロック供給先回路を実配線する第3のステップと、上記第3のステップによる実配線の情報に基づき、クロック信号の供給元から供給先までの遅延時間を求める第4のステップと、上記遅延時間の情報に基づき、クロック論理を生成する第5のステップとを有することを特徴とする論理回路の設計方法。
IPC (2件)：
FI (3件)：
G06F 15/60 656 D
, G06F 15/60 658 K
, H01L 21/82 C
