特許
J-GLOBAL ID：200903003439201694
情報処理装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
井上 学
公報種別：公開公報
出願番号（国際出願番号）：特願2006-193547
公開番号（公開出願番号）：特開2008-052310
出願日： 2006年07月14日
公開日（公表日）： 2008年03月06日
要約：
【課題】システムバス、メモリバス、プロセッサバスの三種の各バスの使用効率を最大とする情報処理装置のバスシステムを提供する。【解決手段】プロセッサバス111と、メモリバス112と、システムバス113とが三叉路接続コントロール手段103に接続される。この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。又、この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパススイッチを有する。【選択図】図1
請求項１：
データとアドレスと制御信号を送信するための第一のバスと、
前記第一のバスに接続されるプロセッサと、
データとアドレスと制御信号を送信するための第二のバスと、
前記第二のバスに接続されるメモリと、
データとアドレスと制御信号を送信するための第三のバスと、
前記第三のバスに接続されるデバイスと、
前記第一乃至第三のバスに接続されるデータ転送装置を備え、
前記データ転送装置は、前記プロセッサ、前記メモリ、及び前記デバイスのうちの、任意の2つの間のデータ転送を、前記第一乃至第三のバスのうちのいずれか2つを介して行う、情報処理装置。
IPC (2件)：
FI (2件)：
G06F13/28 310P
, G06F13/36 310D
5B061GG06
, 5B061PP05
, 5B061RR03
