特許

J-GLOBAL ID：200903003441814474

物理層デバイスのテスト方法及びテスト回路付き物理層デバイス

発明者： 上條 裕史 ,  猿橋 宣幸
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-162546
公開番号（公開出願番号）：特開2001-343425
出願日： 2000年05月31日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】 物理層デバイス単体でテストできるようにし、テスト時間の短縮化、テスト費用の低減化が実現できるテスト回路付き物理層デバイスの提供。【解決手段】 この物理層デバイス21は、リンク層インターフェース2、物理層ロジック回路3、およびポート4〜6の他に、物理層ロジック回路3とポート4〜6の動作をテストするために、テスト用リンク層回路22、テスト用物理層ロジック回路23、およびスイッテ24〜26を内部に備えている。テスト時には、ポート4〜6はケーブル27により外部接続されるとともに、スイッチ24〜26の接点が切り換わる。これにより、物理層ロジック回路3は、テスト用リンク層回路22と接続され、ポート5、6はテスト用物理層ロジック回路23と接続される。

請求項（抜粋）：

リンク層インターフェースと、このリンク層インターフェースと接続される物理層ロジック回路と、この物理層ロジック回路に接続される複数のポートとを備えた物理層デバイスにおいて、自己のテスト用リンク層回路と、相手となるテスト用物理層ロジック回路とを内部に設けておき、テスト時に、前記複数ポートを外部接続するとともに、前記テスト用リンク層回路を前記リンク層インターフェースを介して前記物理層ロジック回路と接続し、かつ、前記ポートのうちの一部と前記テスト用物理層ロジック回路とを接続し、前記物理層ロジック回路と前記複数のポートのテストを行うようにした物理層デバイスのテスト方法。

IPC (3件)：

G01R 31/28 ,  G06F 11/22 370 ,  H04L 29/14

FI (3件)：

G06F 11/22 370 C ,  G01R 31/28 V ,  H04L 13/00 315 Z

Fターム (11件)：

2G032AA01 ,  2G032AE07 ,  2G032AK11 ,  2G032AK19 ,  5B048AA04 ,  5B048DD10 ,  5K035AA01 ,  5K035AA04 ,  5K035EE01 ,  5K035GG03 ,  5K035GG15