特許

J-GLOBAL ID：200903003454954178

半導体装置の製造方法

発明者： 保坂 真弥
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-336210
公開番号（公開出願番号）：特開2000-164706
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 微細なコンタクトホール内を再現性良くAl材料で埋め込むことが可能で、バッチ処理に適した半導体装置の製造方法を提供する。【解決手段】 半導体基板上に層間絶縁膜を堆積する。層間絶縁膜に、コンタクトホールを形成する。層間絶縁膜の上に、Al若しくはAl合金からなる配線層を堆積する。配線層の堆積後、大気に晒すことなく、配線層の表面を保護導電膜で覆う。半導体基板を高温高圧処理し、コンタクトホール内を配線層で埋め込む。

請求項（抜粋）：

半導体基板上に層間絶縁膜を堆積する工程と、前記層間絶縁膜に、コンタクトホールを形成する工程と、前記層間絶縁膜の上に、Al若しくはAl合金からなる配線層を堆積する工程と、前記配線層の堆積後、大気に晒すことなく、前記配線層の表面を保護導電膜で覆う工程と、前記半導体基板を高温高圧処理し、前記コンタクトホール内を前記配線層で埋め込む工程とを有する半導体装置の製造方法。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/90 C ,  H01L 21/28 301 L ,  H01L 21/88 N ,  H01L 29/78 301 Y

Fターム (56件)：

4M104BB02 ,  4M104BB03 ,  4M104BB13 ,  4M104BB14 ,  4M104BB17 ,  4M104BB18 ,  4M104BB29 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104DD16 ,  4M104DD38 ,  4M104DD65 ,  4M104DD77 ,  4M104DD79 ,  4M104EE08 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG13 ,  5F033HH08 ,  5F033HH09 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033KK01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM18 ,  5F033NN06 ,  5F033NN07 ,  5F033PP16 ,  5F033PP17 ,  5F033PP18 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ73 ,  5F033QQ84 ,  5F033QQ86 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR29 ,  5F033SS11 ,  5F040DB01 ,  5F040EC04 ,  5F040EF02 ,  5F040EH08 ,  5F040EK01 ,  5F040EL02 ,  5F040FA04