特許
J-GLOBAL ID：200903003457818186
マルチスレッド信号処理のための改良された装置及び方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外9名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-555391
公開番号（公開出願番号）：特表2003-521072
出願日： 2001年01月29日
公開日（公表日）： 2003年07月08日
要約：
【要約】システム及び回路設計方法及び装置は、そのマルチスレッド表現を用いて、一般的関数定義(10)を実装し、それは、一つ以上の対応するカーネル・ロジック・エレメント(18)を用いて、並行処理のためにプロファイルされてもよい。好ましくは、通信(26)、ネットワーキング、又はメディア処理関数又はアルゴリズム(12)は、一つ以上のスレッド・セグメントを識別するために、関数的に解析され、及び記号的に表現され、それらはそれぞれ、一つ以上の特定の固定された、パラメータで表された、プログラム可能な、又は再構成可能なロジック・カーネルに従って、時間的及び/又は非時間的関数を用いてプロファイルされる(14)。
請求項（抜粋）：
コンピュータ支援設計システムにおける、マルチスレッド・システム・ファンクショナリティを処理するための自動化方法であって: システム設計を表す第一のファンクション定義を供給するステップと; 前記第一の関数定義から、前記第一の定義を記号的に表す第二のファンクション定義を生成するステップであって、前記記号表現は前記システム設計と関連する一つ以上のスレッドを識別するステップと;及び 特定されたカーネル・エレメント又はそのセットによって、処理のために各スレッドをプロファイルするステップとを具備する方法。
IPC (3件)：
G06F 9/44
, G06F 9/38 370
, G06F 9/46 340
G06F 9/38 370 X
, G06F 9/46 340 B
, G06F 9/06 620 A
5B013DD04
, 5B013DD10
, 5B076AA02
, 5B076AA03
, 5B076DD01
, 5B076DD04
, 5B098GA05
, 5B098GC01
, 5B098GC14
, 5B098GD01
, 5B098GD14
