特許

J-GLOBAL ID：200903003465058042

積層チップインダクタ

発明者： 織田 武司 ,  新海 淳
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-232927
公開番号（公開出願番号）：特開2001-060515
出願日： 1999年08月19日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】 磁性体層を積層して得られる積層体において、全体の厚さの差が緩和され、積層時に内部応力が特定箇所に集中せず、デラミネーションが生じない信頼性の高い積層チップインダクタを提供することを目的とする。【解決手段】 第1の磁性体層11上に渦巻き状の導体パターン12を形成し、第2の磁性体層13上に渦巻き状の導体パターン15を形成し、磁性体層11と13を積層すると共に、導体パターン12と15をスルーホール14にて電気的に接続した積層チップインダクタであって、導体パターン12と導体パターン15の重なりをより少なくすることにより、全体の厚さの差を緩和することができ、積層時の内部応力が特定箇所に集中せず、デラミネーションが生じない信頼性の高い積層チップインダクタを得ることができる。

請求項（抜粋）：

複数の磁性体層を積層して得られる積層体に複数のコイル用導体パターンを埋設し、かつ前記複数のコイル用導体パターンは積層体の積層方向に配置して電気的に接続し、さらに前記コイル用導体パターンの始端と終端とをそれぞれ別々の外部電極に接続してなる積層チップインダクタにおいて、1ターン以上のコイル用導体パターンを形成した複数の磁性体層を、前記1ターン以上のコイル用導体パターンにおける上側に位置するコイル用導体パターンと下側に位置するコイル用導体パターンの大部分が積層方向の対向する位置において重ならないように積層したことを特徴とする積層チップインダクタ。

IPC (2件)：

H01F 17/00 ,  H01F 30/00

FI (2件)：

H01F 17/00 C ,  H01F 15/14

Fターム (8件)：

5E070AA01 ,  5E070AB01 ,  5E070BA12 ,  5E070CB03 ,  5E070CB13 ,  5E070CB17 ,  5E070EA01 ,  5E070EB03